UCIe 互連標準邁入 3.0 世代！Chiplet 生態系加速成形，台積電、日月光通吃商機
技術領域：UCIe（Universal Chiplet Interconnect Express）標準 UCIe 聯盟近期發布 3.0 版本規範，進一步提升互連頻寬至 40Gbp…
閱讀全文UCIe 互連標準邁入 3.0 世代！Chiplet 生態系加速成形，台積電、日月光通吃商機
2奈米 GAA 設計挑戰全面剖析！EDA 三巨頭推出新一代工具應戰
技術領域：2奈米 GAA 製程設計與 EDA 工具 台積電（2330-TW）2奈米製程將於下半年進入量產，採用 GAA（全環繞閘極）奈米片電晶…
矽光子 CPO 商用化進入倒數！AI 資料中心互聯的終極解方
技術領域：共封裝光學（Co-Packaged Optics，CPO） 隨著 AI 資料中心傳輸速率邁向 1.6Tbps，傳統銅纜的功耗與延遲瓶頸日益凸顯…
玻璃基板（Glass Core）為何成為大廠新寵？台廠供應鏈積極布局
技術領域：玻璃基板（Glass Core Substrate） 隨著 AI 晶片對封裝基板的電性、熱膨脹係數（CTE）及平整度要求日益嚴苛，傳統有…
〈技術前瞻〉面板級封裝 FOPLP 挑戰與機會！為何力成、日月光積極卡位？
技術領域：扇出型面板級封裝（Fan-Out Panel Level Packaging） 隨著 AI 晶片對封裝產能需求暴增，扇出型面板級封裝（FOPLP）再…
Chiplet 互連標準 UCIe：打破晶片孤島的「通用語言」
參考來源：UCIe 聯盟白皮書 / AMD 技術文件 UCIe（Universal Chiplet Interconnect Express）是由英特爾、台積電、三星等大廠主…
FOPLP（面板級封裝）：降低先進封裝成本的「工業革命」
參考來源：力成科技 (PTI) 法說會 / 工研院產科國際所 面板級封裝（FOPLP）是將扇出型封裝的載體從傳統的300mm圓形晶圓轉換為方…
CPO vs LPO：AI資料中心的「光」速競賽
參考來源：Yole Group 光通訊報告 / 光通訊產業白皮書 隨著AI伺服器互聯速率邁向800G甚至1.6T，傳統銅纜面臨物理極限。CPO（共…
背面供電網絡（BSPDN）：晶片效能突破的「隱形冠軍」
參考來源：Intel 2024 VLSI 研討會論文 / TSMC 技術研討會 背面供電網絡（Backside Power Delivery Network）是將原本位於晶片…
High-NA EUV 光刻技術詳解：2nm以下的「光刻巨獸」
參考來源：ASML 技術簡報 / IMEC 研究報告 High-NA（高數值孔徑）EUV是將數值孔徑從0.33提升至0.55的極紫外光微影技術。它是實…