UCIe 3.0 標準正式發布！Chiplet 生態系加速成形，創意、世芯 ASIC 業務可望再添柴火
技術領域：UCIe（Universal Chiplet Interconnect Express）標準 UCIe 聯盟近日正式發布 3.0 版本規範，傳輸速率提升至 40Gbps …
閱讀全文UCIe 3.0 標準正式發布！Chiplet 生態系加速成形，創意、世芯 ASIC 業務可望再添柴火
2 奈米 GAA 設計挑戰大解析！EDA 三巨頭推新一代工具，助客戶縮短 design cycle
技術領域：2奈米 GAA 製程設計與 EDA 工具演進 台積電 2 奈米製程將於 2026 年第四季量產，採用 GAA（全環繞閘極）奈米片電晶體…
矽光子 CPO 商用倒數計時！台積電領軍、日月光布局，2027 年可望規模化量產
技術領域：共封裝光學（Co-Packaged Optics, CPO） 隨著 AI 資料中心傳輸速率邁向 1.6Tbps 甚至 3.2Tbps，傳統可插拔光模組的功…
High-NA EUV 量產倒數！ASML 產能瓶頸與光阻劑成最大考驗，台積電、英特爾備戰 2nm 以下
技術領域：High-NA（高數值孔徑）極紫外光（EUV）微影 High-NA EUV 是實現 2nm 以下製程單次曝光的關鍵設備，數值孔徑由 0.33 …
〈技術前瞻〉背面供電網絡（BSPDN）進度大比拼！台積電、英特爾、三星競逐 1.6nm 以下關鍵節點
技術領域：背面供電網絡（Backside Power Delivery Network, BSPDN） 隨著製程微縮至 2 奈米以下，傳統正面供電架構面臨電源壓…
UCIe 互連標準邁入 3.0 世代！Chiplet 生態系加速成形，台積電、日月光通吃商機
技術領域：UCIe（Universal Chiplet Interconnect Express）標準 UCIe 聯盟近期發布 3.0 版本規範，進一步提升互連頻寬至 40Gbp…
2奈米 GAA 設計挑戰全面剖析！EDA 三巨頭推出新一代工具應戰
技術領域：2奈米 GAA 製程設計與 EDA 工具 台積電（2330-TW）2奈米製程將於下半年進入量產，採用 GAA（全環繞閘極）奈米片電晶…
矽光子 CPO 商用化進入倒數！AI 資料中心互聯的終極解方
技術領域：共封裝光學（Co-Packaged Optics，CPO） 隨著 AI 資料中心傳輸速率邁向 1.6Tbps，傳統銅纜的功耗與延遲瓶頸日益凸顯…
玻璃基板（Glass Core）為何成為大廠新寵？台廠供應鏈積極布局
技術領域：玻璃基板（Glass Core Substrate） 隨著 AI 晶片對封裝基板的電性、熱膨脹係數（CTE）及平整度要求日益嚴苛，傳統有…
〈技術前瞻〉面板級封裝 FOPLP 挑戰與機會！為何力成、日月光積極卡位？
技術領域：扇出型面板級封裝（Fan-Out Panel Level Packaging） 隨著 AI 晶片對封裝產能需求暴增，扇出型面板級封裝（FOPLP）再…