Chiplet 互連標準 UCIe：打破晶片孤島的「通用語言」
參考來源：UCIe 聯盟白皮書 / AMD 技術文件 UCIe（Universal Chiplet Interconnect Express）是由英特爾、台積電、三星等大廠主…
閱讀全文Chiplet 互連標準 UCIe：打破晶片孤島的「通用語言」
FOPLP（面板級封裝）：降低先進封裝成本的「工業革命」
參考來源：力成科技 (PTI) 法說會 / 工研院產科國際所 面板級封裝（FOPLP）是將扇出型封裝的載體從傳統的300mm圓形晶圓轉換為方…
CPO vs LPO：AI資料中心的「光」速競賽
參考來源：Yole Group 光通訊報告 / 光通訊產業白皮書 隨著AI伺服器互聯速率邁向800G甚至1.6T，傳統銅纜面臨物理極限。CPO（共…
背面供電網絡（BSPDN）：晶片效能突破的「隱形冠軍」
參考來源：Intel 2024 VLSI 研討會論文 / TSMC 技術研討會 背面供電網絡（Backside Power Delivery Network）是將原本位於晶片…
High-NA EUV 光刻技術詳解：2nm以下的「光刻巨獸」
參考來源：ASML 技術簡報 / IMEC 研究報告 High-NA（高數值孔徑）EUV是將數值孔徑從0.33提升至0.55的極紫外光微影技術。它是實…
半導體廠務系統：晶圓廠的幕後功臣，水、氣、電、化四系統全面解析
一座先進晶圓廠的設備投資超過200億美元，但支撐這些設備運轉的廠務系統同樣關鍵。廠務系統（Facility System）是晶圓廠的幕後…
EUV微影技術演進：從0.33NA到High-NA，2nm以下製程的關鍵設備
極紫外光（EUV）微影是實現先進製程的關鍵設備。從0.33NA到High-NA（高數值孔徑），EUV技術正持續演進以支援2nm以下節點。 EUV…
Chiplet設計完全解析：後摩爾時代的晶片設計典範轉移
Chiplet（小晶片）設計是將大型單晶片拆分為多個較小晶粒，再透過先進封裝整合在一起的設計模式。隨著製程微縮成本飆升，Chiple…
CXL技術完全解析：AI資料中心的記憶體池化解決方案
隨著AI模型參數從千億邁向萬億，單一伺服器的記憶體容量已無法滿足需求。CXL（Compute Express Link）技術應運而生，成為AI資料…
3D IC封裝技術演進：從TSV到混合鍵合，AI晶片堆疊技術全面解析
3D IC封裝技術是將多顆晶片垂直堆疊的先進封裝方案，可大幅提升晶片整合密度與效能。隨著AI晶片需求爆發，3D IC封裝技術正加速…