技術領域：背面供電網絡（Backside Power Delivery Network, BSPDN）
隨著製程微縮至 2 奈米以下，傳統正面供電架構面臨電源壓降、訊號干擾等嚴峻挑戰。背面供電網絡（BSPDN）將電源走線移至晶片背面，被視為解鎖 1.6nm 以下節點的關鍵技術。三大晶圓代工廠競相投入，進度各有領先。
英特爾（Intel）最早於 18A 製程量產導入 PowerVia 技術，實測顯示可提升單元利用率約 6%、降低電源壓降 30%，為目前最成熟方案。台積電（2330-TW）則規劃在 A16（1.6nm）製程導入 BSPDN，預計 2026 年底進入量產，較英特爾晚約一季，但整合背面電源網絡與先進封裝（CoWoS）的生態優勢仍具競爭力。三星電子（Samsung）則預計在 SF1.4（1.4nm）節點導入 BSPDN，進度相對落後。
BSPDN 的製造需要晶圓薄化（thin wafer handling）、奈米矽通孔（nTSV）蝕刻與背面金屬沉積等全新製程，為設備商帶來新商機。應用材料（Applied Materials）與泛林集團（Lam Research）已推出對應的蝕刻與沉積解決方案，台系設備廠如弘塑（3131-TW）、辛耘（3583-TW）也可望受惠於相關耗材與改造需求。