技術領域：扇出型面板級封裝（Fan-Out Panel Level Packaging, FOPLP）
隨著AI晶片尺寸持續增大，晶圓級封裝的邊際效益正在遞減，FOPLP因此成為後段封測供應鏈的關鍵布局方向[reference:7][reference:8]。
FOPLP的技術原理
不同於傳統半導體採用圓形矽晶圓進行封裝，FOPLP採用方形玻璃基板進行封裝，單次處理面積成長7倍以上，面積利用率攀升至95%，透過縮短電路路徑可使成本較CoWoS降低3成以上[reference:9]。力成（6239-TW）布局的FOPLP製程面板尺寸達510×515毫米，較傳統晶圓封裝具備更佳經濟效益，特別適合AI高整合、大尺寸封裝需求[reference:10]。
應用領域與產業動態
FOPLP相關技術鎖定人工智慧晶片、中央處理器（CPU）、特殊應用晶片（ASIC），也擴及至光學引擎（Optical Engine）、AI晶片整合矽光子（CPO）等應用[reference:11]。日月光投控（3711-TW）正積極推動面板級封裝布局，全自動化310×310mm產線預計2026年底到位[reference:12]。
力成董事長蔡篤恭指出，現階段CoWoS先進封裝在尺寸與製程上有物理限制，讓具備大尺寸FOPLP製程能力的封測廠迎來新機會[reference:13]。市場預期FOPLP最快於2027年初實現量產[reference:14]。