Chiplet（小晶片）設計是將大型單晶片拆分為多個較小晶粒，再透過先進封裝整合在一起的設計模式。隨著製程微縮成本飆升，Chiplet已成為後摩爾時代的晶片設計典範。
傳統SoC的挑戰
傳統晶片設計是將所有功能整合到一顆大規模單晶片（SoC）上。但隨著製程微縮至5nm以下，超大尺寸晶片的良率下降、成本飆升，設計一次光罩就要數千萬美元，風險極高。
Chiplet的優勢
- 提升良率：小晶粒面積較小，缺陷密度較低，良率更高
- 降低成本：可混合使用不同製程（邏輯用先進製程、I/O用成熟製程）
- 加速開發：可重複使用已驗證的晶粒，縮短設計週期
- 靈活配置：可依客戶需求組合不同功能晶粒
UCIe互連標準
UCIe（Universal Chiplet Interconnect Express）是Chiplet互連的開放標準，由英特爾、台積電、三星等大廠共同推動。UCIe定義了Chiplet之間的物理層、協議層與軟體模型，可實現不同廠商Chiplet的互聯互通。
AMD的Ryzen、EPYC處理器已廣泛採用Chiplet架構；NVIDIA的B200 GPU也採用Chiplet設計，整合多個計算晶粒與HBM。